Si9000e 绘制了所有损耗 - 导体损耗、电介质损耗和插入损耗。Si9000e 适用于单电介质和多电介质构建，并能够考虑阻焊性能。掩模覆盖范围可以设置在迹线的相邻、之间和上方。许多 Polar 客户要求进行频率相关阻抗建模，特别是传输线损耗 - 结果就是 Si9000e。Si9000e 建立在与 PCB 制造行业标准 Si8000m 相同的经过验证的边界元现场求解平台之上。越来越多的工程师使用 Si8000m 作为传输线阻抗的快速、准确的设计工具 - Si9000e 扩展输出以提取完整的传输线参数。Si9000e 插入损耗场求解器旨在对传输线损耗、给定频率下的阻抗进行建模，并提取各种常用 PCB 传输线（100 多种结构）上的完整传输线参数。Si9000e 采用边界元法场求解，提取 RLGC 矩阵并快速绘制您正在设计的结构的一系列传输线信息。
损耗以三种方式绘制，并清楚地指示电介质、铜和总损耗，包括用于粗糙度建模的 Huray / Canonball / Gradient 以及 Legacy Hammerstad 和 Groisse 方法： 
- 与 Speedstack 作为 Speedstack Si 的链接
- Si 串扰选项 – 多线和差分对（无损）串扰 – 走线之间的模型耦合
- 带有 Speedstack 的 Si 项目选项可保存结构组
- 粗糙度建模 – Cannonball-Huray / Gradient / Hammerstad / Groisse
- 粗糙度输入数据 Rz （Canonball-Huray） / RMS （Rq） 梯度
- 内置阻抗图
- 图表导体、介电和插入损耗
- 一目了然的综合 S 参数图表 – 幅度、相位和史密斯图表
- 单端和混合模式 S 参数图表和数据表
- 用户定义的 S 参数源和端接阻抗
- 低至 1KHz 的频率相关建模
- 差分过孔计算
- 通过/不通过存根检查
V25.01 版本更新亮点 每个版本的迭代都意味着更强大的功能和更优化的体验。V25.01 版本在原有的基础上，重点强化了以下两个方面：
1. 增强的灵敏度分析（Sensitivity Analysis） 在旧版本中，灵敏度分析已经可以展示阻抗随单一参数的变化趋势。但在 V25.01 版本中，这一功能得到了极大的增强。
新版灵敏度分析允许用户设定一个或多个物理参数（如叠层高度 H、线宽 W）的变化范围，并以图形化的方式直观地展示特性阻抗的变化区间。这种比例关系对照图，使得工程师能够清晰地看到：“如果我的介质厚度在 ±5% 的公差范围内浮动，那么我的差分阻抗会如何变化？” 这对于制定PCB制造规范、控制生产良率具有至关重要的指导意义。
2. 实用的过孔效应检查 过孔是多层 PCB 设计中不可避免的元素，但它也是高速信号链路上的一个主要不连续点。过孔的残桩会引入谐振，而焊盘与参考平面之间的间距则会影响局部阻抗。
V25.01 版本引入了对电镀通孔影响的简化建模功能。通过这个工具，设计师可以：
快速判断过孔 Stub 的影响：评估 Stub 长度是否会对目标频率的信号造成严重衰减或反射。
优化反焊盘 Anti-Pad 设计：分析焊盘与接地层之间的反焊盘大小对阻抗匹配的影响，从而进行优化。
这一功能虽然是简化模型，但为设计初期的快速检查和风险评估提供了极大的便利。
微博帐号登录