论坛风格切换
 
  • 帖子
  • 日志
  • 用户
  • 版块
  • 群组
帖子
购买邀请后未收到邀请联系sdbeta@qq.com
  • 104阅读
  • 0回复

[硬件资讯]AMD推出首款封装内存 SoC Versal Gen 2 板卡面积缩减60% [复制链接]

上一主题 下一主题
 

发帖
12125
今日发帖
最后登录
2026-07-14
只看楼主 正序阅读 使用道具 楼主  发表于: 2026-07-01 11:43:23
  AMD宣布推出Versal Premium Gen 2 MoP自适应系统级芯片(SoC),这是公司首款采用封装内存架构的Versal产品,在单一封装内集成最高32GB LPDDR5X内存,最高带宽可达288GB/s,相比传统板载或分立LPDDR5X方案,在尺寸与性能之间取得新的平衡。 qus%?B{b}  
vgn,ZcX  
  此次由HBM高带宽内存供应持续紧张、价格高企所推动的设计转变,被视为应对数据中心与AI市场需求的关键一招,也意味着在高带宽场景中,LPDDR5X封装内存正在成为替代HBM的现实选项。 "?_ af  
?5[$d{ Gjl  
  根据AMD介绍,Versal Gen 2 MoP通过在封装中集成多达四颗LPDDR5X芯片,实现最高32GB容量、最高9000MT/s速率与最高288GB/s带宽,相比分立LPDDR5X设计可缩减超过60%的板卡面积,同时带来高达10倍的算力提升,并支持超过15年的产品生命周期。更紧凑的封装和板卡设计,有助于在企业与数据中心标准外形(EDSFF)、3U VPX等以往因外部高速内存布线、空间与散热问题而难以实现的形态中部署高带宽系统,也便利了在电信及航空航天等受限环境中的应用。 5o^\jTEl^  
*mw *z|-^V  
  Versal Premium Gen 2 MoP采用基于Arm架构的自适应SoC设计,并在芯片内集成CXL 3.1与PCIe 6.0硬核IP,单链路速率最高64Gb/s,可与AMD EPYC处理器搭配,为数据密集型应用提供高速数据通路。在内存资源方面,MoP设计支持最高9000Mb/s的LPDDR5X内存,同时通过CXL内存池与扩展模块实现灵活的内存扩展,为AI推理、视频处理、网络安全等高带宽工作负载提供充足的数据供给能力。 #]*d8  
<pFbm  
  在具体资源配置上,目前公布的Versal Premium Gen 2 MoP器件包括2VP3422、2VP3522与2VP3622等型号,系统逻辑单元最高可达327.3万个,集成LPDDR5X容量统一为32GB,配备八个x32位控制器,同时提供多达数千个DSP引擎以及两路PCIe 6.0 x8接口并支持CXL 3.1。这些器件还具备最高194条XP5IO与78条MIO通道,以及最多72个GTM2高速收发器,面向需要高带宽、高I/O密度和强大可编程逻辑的复杂系统设计。 7$Cv=8  
s?9`dv} P  
  面向长生命周期和严苛环境,Versal Premium Gen 2 MoP支持工业级工作温度范围,从-40℃到110℃,适合长期在线、任务关键型场景,在可靠性与性能之间寻求平衡。借助LPDDR5X封装内存与超过15年的生命周期支持,AMD试图将产品供应节奏与数据中心驱动的HBM更新周期脱钩,降低因内存停产或供应受限而被迫改版的风险,这一点对工业控制、通信、国防等行业尤为重要。 Nc^:v/(P  
7 $dibTER  
  在安全能力上,Versal Premium Gen 2 MoP引入PCIe 6.0的链路层完整性与数据加密(IDE)特性,增强对物理攻击的防护能力,保障传输中数据安全。芯片内集成的DDR内存加密功能可在不占用可编程逻辑资源的前提下保护静态数据,而硬核400G高速加密引擎则为高带宽安全处理提供支持,以在不牺牲吞吐的情况下强化整体安全性。 ayg^js2,  
2H1?f|0>  
  在开发与交付层面,Versal Premium Gen 2 MoP提供预验证的封装LPDDR5X接口,免去了在电路板上进行高速度内存布线的复杂工作,有助于减少板级仿真与验证,从而缩短项目开发周期、降低设计风险并减少昂贵的多次改板。AMD表示,这一封装内存架构旨在帮助系统架构师在有限空间与严苛热设计条件下继续提升带宽与算力,加速高带宽系统的量产落地。 IR8qFWDZ  
/RF&@NJE5  
  根据官方规划,Versal Premium Gen 2 MoP设备预计将在2026年底开始送样,并于明年下半年进入量产阶段。在HBM持续供不应求、价格维持高位的大背景下,AMD通过在Versal Gen 2上引入封装LPDDR5X方案,试图为高带宽计算市场提供一个兼顾性能、成本与供应稳定性的折中选择,也为未来更多标准SoC采用封装内存架构提供了样板。 %mS>v|