[业界新闻]台积电CoWoS良率达98% 计划2029年扩大至14倍光罩尺寸 [复制链接]

　　芯片封装巨头台积电（TSMC）近日宣布，其CoWoS先进封装技术在AI芯片领域的应用取得重大突破，部分产品的生产良率已提升至98%至99%的极高水平。据台积电先进封装技术与服务副总经理何军透露，这一优异的良率表现主要针对基于5.5倍光罩尺寸（reticle size）的CoWoS封装AI产品。 eHCLENLmB  
cXx?MF5  
　　在现代AI芯片的制造过程中，极紫外光刻等先进制程仅代表了前期算力核心的打造，而数据中心所需的产品还需要将多个计算芯片与高带宽内存芯片缝合拼装，形成一个整体的芯片封装体。 0Fr
mZ$  
gF(aYuk  
　　随着封装体尺寸的不断扩大，多芯片拼接过程中产生缺陷的风险也随之递增，例如底部填充剂气泡或焊球对齐偏差等，都会对最终产品的良率构成挑战。台积电成功将5.5倍光罩尺寸产品的良率推升至接近满分的水平，展示了其在复杂先进封装领域的强大工艺控制能力。 nUi 4!|r  

图片:QQ截图20260813143835.png

 7e\g  
　　针对未来的产能与技术路线，何军表示，台积电计划继续拓展其封装能力，目标是在2029年将CoWoS封装技术进一步推进至14倍光罩尺寸。 -1Acprr  
P?GHcq$\  
　　针对技术挑战，何军指出，当封装规模扩大至光罩尺寸的3倍以上时，相关厂商将面临更严峻的物理挑战。在此规模下，芯片封装内部各组件的耐热性等关键参数必须达到甚至超越汽车级标准。为了保证封装完成后产品能平稳高效地运行，研发阶段就必须让各组件提前匹配机械、热力学等多方面的严格需求。 okfGd= &